算术运算电路
1．半加器与全加器
①半加器
两个数A、B相加，只求本位之和，暂不管低位送来的进位数，称之为“半加”。
完成半加功能的逻辑电路叫半加器。实际作二进制加法时，两个加数一般都不会是一位，因而不考虑低位进位的半加器是不能解决问题的 [1]  。
②全加器
两数相加，不仅考虑本位之和，而且也考虑低位来的进位数，称为“全加”。实现这一功能的逻辑电路叫全加器 [1]  。
2．加法器
实现多位二进制数相加的电路称为加法器。根据进位方式不同，有串行进位加法器和超前进位加法器两种 [1]  。
①四位串行加法器：如T692。优点：电路简单、连接方便。缺点：运算速度不高。最高位的计算，必须等到所有低位依此运算结束，送来进位信号之后才能进行。为了提高运算速度，可以采用超前进位方式 [1]  。
②超前进位加法器：所谓超前进位，就是在作加法运算时，各位数的进位信号由输入的二进制数直接产生 [1]  。
编码器
1．基本概念
用代码表示特定信号的过程叫编码；实现编码功能的逻辑电路叫编码器。编码器的输入是被编码的信号，输出是与输入信号对应的一组二进制代码 [1]  。
2．普通编码器
①三位二进制编码器：二进制编码器：用n位二进制代码时，对m=2n个一般信号进行编码的电路 [1]  。
②二∕十进制编码器：把0～9十个十进制数字编成二进制代码的电路。n位二进制代码共有2n种，可以对m≤2n个信号进行编码。因二∕十进制编码器的输入是十个十进制数，故应使用四位二进制代码表示制。从2n=16种二进制代码中取十种来代表0～9这是个十进制数码，方案很多，最常用的是8421BCD码。在二∕十进制编码器中，代表0～9的输入信号也是互相排斥的，其工作原理及设计过程与三位二进制编码器完全相同，不再重复 [1]  。
3．优先编码器
定义：允许若干信号同时输入，但只对其中优先级别最高的信号进行编码，而不理睬级别低的信号，这样的电路叫优先编码器 [1]  。
译码器
1．基本概念
定义：把二进制代码按照愿意转换相应输出信号的过程叫译码。完成译码功能的逻辑电路叫译码器。译码器的n个输入，m个输出应满足2n≥m。译码器有二进制译码器、二—十进制译码器、数字显示译码器等类型 [1]  。
2．二进制译码器
把二进制代码的各种状态，按照其原意转换成对应的信号的输出。这种电路叫二进制译码器。在二进制译码器中，若输入代码有n位，则输出信号就是2n个。因此它可以译出输入变量的全部状态。（有时又称为变量译码器，或最小项产生器 [1]  。
数据选择器
功能：从若干输入信号中选择一路作为输出。国产数据选择器有许多品种：T4157、T4158、T4257、T4258等为四位2选1 数选器；T4352、T4353、等双4选1数选器；T4151、T4251等为8选1，T578、T1150等为16选1等。CMOS产品有：CC4512为8选1，CCI4539为双4选1等 [1]  。
数据分配器
1．数据分配器的逻辑功能
数据分配器（Demultiplexer）又称为多路分配器，它只有一个数据输入端，但有2n个数据输出端。根据n个选择输入的不同组合，把数据送到2n个数据输出端中的某一个。从其作用看，与多位开关很相似，从逻辑功能看，与数据选择器恰好相反 [1]  。
2．用译码器作数据分配器
凡是带使能控制端的译码器都能作数据分配器使用 [1]  。
3．多路信号分时传送
数据选择器和数据分配器结合，可以实现多路信号的分时传送。原理：选择输入C2C1C0=001时，数据选择器是把XIN1的状态送到输出端。对数据分配器而言，则是把送来的XIN1分配到XOUT1端。各路信号不是同时传送，但传输线减少了 [1]  。
数值比较器
1．1位数值比较器
两个1位二进制数比较时，有4种可能，3种结果 [1] 
2．多位数值比较器
设：A=A3A2A1A0，B=B3B2B1B0
用li =1，表示Ai>Bi；
mi =1，表示Ai<Bi；
gi =1，表示Ai=Bi。
比较时，应从高开始，若高位比出结果，则低位不用再比。当高位相等时，再去比较低位